基于小数分频锁相环的低杂散频率源设计
2023-12-30
来源：世旅网
基于小数分频锁相环的低杂散频率源设计DesignofFrequencySourcewithLowSpuriousBasedonFractional-NPLL1闫冲1,王强1,李晓慧2,马东磊（1.山东航天电子技术研究所,山东烟台264000;2.中国电子科技集团公司第四十一研究所,山东青岛266555）YanChong1,WangQiang1,LiXiao-hui2,MaDong-Lei1(1.ShandongAerospaceElectro-tech-nologyInstitute,ShandongYantai264000;2.The41stResearchInstituteofCETC,ShandongQingdao266555）提出使用变化的环路带宽和输出匹配实现锁相环摘要：通过研究小数分频锁相环输出的杂散抑制特性，实现了1.5-2.5GHz全频带杂散抑制优于-65dBc的锁相环设计。近端杂散指标≤的低杂散性能，经过测试，-65dBc，远端杂散指标≤-75dBc。测试结果显示，方案减小了小数分频锁相环的整数边界杂散，具有低杂散、低相噪和小型化的特点。关键词：小数分频；锁相环；杂散；相噪中图分类号：TN742文献标识码：A文章编号：1003-0107(2019)04-0065-05Abstract:Bystudyingthespurioussuppressionpropertiesoffractional-Nphaselockedloop(PLL),itisdisco-veredthatchangingtheloopbandwidthandoutputmatchingcanrealizelowerspuriousinPLLdesign,PLLof1.5to2.5GHzisrealizedandspurioussuppressionlevelsarebelow-65dBcinthewholefrequencyband.Thetestingresultsprovethatthenearendspurioussuppressionlevelis≤-65dBc,thefarendspurioussuppressionlevelis≤-75dBc,andthenewPLLdesigndecreasesintegerboundaryspurs,andhascharacteristicsoflowspurs,lowphasenoiseandsmallsize.Keywords:fractional-N;phaselockedloop;spurious;phasenoiseCLCnumber:TN742Documentcode:AArticleID：1003-0107(2019)04-0065-050引言电子侦察、电子对抗频率源是卫星导航、遥测遥控、其主要作用是利用参等先进电子系统的关键组成部分，为电子系统中收发机的变频考频率信号产生射频信号，调制电路提供本振载波信号。它的性能指标直接影响到常常被称作电子系统的心整个电子系统的功能和性能，杂散的大脏。杂散是频率源输出信号的重要设计指标，本文设计研究了小直接决定相关电子设备性能的优劣。不同环路滤波器带宽及输出匹配对锁相环频率源输出杂散的影响，得出一般性结论。产生一个对应考信号与压控振荡器输出信号的相位差，于相位差的误差电压，经处理后去调整压控振荡器的输出频率。当输入参考信号与压控振荡器输出信号之间的误差电压也为一固频率差为零时，相位差为恒定差值，定值，压控振荡器输出频率与输入参考信号频率*N相即f0=N伊fr，等，此时环路锁定[1]。锁相环基本原理框图如图1所示。1锁相环原理通过检测输入参锁相环是一个相位误差控制系统，图1锁相环原理框图锁相环主要结构由鉴相器(PFD)、压控振荡器射频及微波产品设计。E-mail：作者简介院闫冲(1990-)，工学硕士，工程师，主要研究方向为无线通信、yanchongs@163.com。65电子质量2019年第04期(总第385期)(VCO)、环路滤波器(LPF)和分频器组成。其中，鉴相器对输入信号与压控振荡器N分频后输出信号进行相位比较，并将相位差转换为误差控制电压。压控振荡器受误差控制电压的控制，使其输出频率向参考信号的N倍频率靠近，两者之间的频差越来越小，直至消除频差而相位同步实现频率锁定。环路滤波器对误差控制电压进行低通滤波，滤除其中的高频成分和噪声，以保证环路的稳定性[2]。在频率源设计中，常常通过程序更改分频器的分频比N，从而获得所需的频率源输出频率。2小数分频锁相环杂散分析锁相环根据分频比N值的不同，分为两大类：整数分频锁相环和小数分频锁相环。当N为整数时，锁相环为整数分频锁相环，只能产生鉴相频率整数倍的输出频率；当N为小数时，锁相环为小数分频锁相环，可以产生鉴相频率小数倍的输出频率。在要求高频率分辨率的应用中，整数分频锁相环为了提高频率分辨率，只能降低鉴相频率，但这将导致分频比N值的变大，进而使得锁相环系统的相位噪声随之变差。而小数分频锁相环因分频比为小数，在鉴相频率不改变的情况下，理论上可以任意选择频率，在不影响锁相环系统相位噪声的基础上获得较高的频率分辨率[3-4]。相比于整数分频锁相环，小数分频锁相环解决了锁相环系统中高频率分辨率和高鉴相频率之间的矛盾，但小数分频锁相环固有的整数边界杂散和小数杂散问题，影响了其在宽带频率源设计中的应用。当环路锁定后，小数分频锁相环输出信号的平均频率fo与输入参考信号频率fr之间的关系为：f0=N.F×fr=(N+A/M)×fr=N*(M-A)+(MN+1)*A伊fr(1)式(1)中，N.F是一个小数分频比，N是整数部分，0.F是小数部分，0.F=A/M，A和M都是正整数。可见完成N.F分频是将fr在M个参考周期内进行(M-A)次N分频和A次N+1分频来进行的，因而在小数分频过程中，虽然压控振荡器分频后输出的平均频率与输入的参考频率相等，但是它们的瞬时频率不相等，这就造成了输入到鉴相器的两路信号存在周期性的相位误差，使得鉴相器输出相对应的周期性阶梯电压波形，这个电压经过滤波器进入压控振荡器，对压控振荡器进行周期性调制，在输出信号的频谱近端产生寄生杂散，也就是小数杂散。此外，小数分频模式时锁相环VCO输出频率与最接近的参考源频率整数倍谐波频率之间的差值驻处会出现一个被称为整数边界杂散的杂散信号。根据锁相环工作模式的不同，在这个差值的整数倍处还会出现一些高阶、低功率的次谐波。66当分频器按N分频时，分频器输出信号频率fN为：fN=Nfo=N.FNfr(2)当分频器按N+1分频时，同样有：fN+1=Nf+1o=NN.F+1fr(3)故分频器输出脉冲与参考信号脉冲周期存在时间差吟T。对于分频器输出频率fN，参考频率fr在一个参考周期中比它滞后时间吟T为：吟T=1f-1rfN=0.F伊To(4)式(4)中To为输出信号周期。在第吟k个参考周期内，fr比fN的滞后时间为：式(5)中Tk=To
(5)<>表示小数部分取余数运算，它由相位累加器输出值获得，即：a)当从1至k周期内，相位累加器无进位信号产生时，=k×0.F；b)当从1至k周期内，相位累加器有L次进位信号产生(进行了L次N+1分频)时，=k×0.F-L；所以在第k个参考周期鉴相器输人fr比fN滞后相位为：吟φk=2πN.F(6)开环相位差函数φF可表达为：φ∞F(t)=∑k=-∞吟φk{滋(t-kTr)-滋(t-(k+1)Tr)}(7)归一化相位差函数，φ(t)=2πφFN.F∞F(t)=∑k=-∞{滋(t-kTr)-滋(t-(k+1)Tr)}(8)φF(t)的周期Tq同φF(t)的为QTr，φF(t)可以表达为富氏级数，φF(t)=Cnexp(jn棕Qt)(9)其中棕Q=2πT=棕QrQ，Cn是φF(t)的富氏级数展开式系数，C∫TQn=T1Q0φF(t)exp(-jn棕Qt)(10)根据小数分频锁相环工作原理，当环路锁定后，环路由频率输出点至参考输入点的闭环传输函数为H(j棕)。φ0(j棕)=N.FH(j棕)φi(j棕)(11)其中，φi(j棕)富氏变换φi(t)，φ0(j棕)富氏变换φ0(t)，故输出相位差函数φ0F(t)为：φ∞0F(t)=2仔∑n=-∞CnH(jn棕Q)exp(jn棕Qt)=2仔C0+4仔|CnH(jn棕Q)|cos[n棕Qt+兹n+∠H(jn棕Q)](12)其中，兹n为φF(t)中n次谐波的相角，∠H(jn棕Q)为系统传输函数H(jn棕Q)的相角。式(12)表明了由小数分频引起的输出相位噪声各次谐波的大小。压控振荡器(VCO)调谐电压波形为:滋0(t)=VCcos[2仔f0t+φ0F(t)+琢0]=VCcos{2仔f0t+2仔C0+4π|CnH(jn棕Q)|cos[n棕Qt+兹n+蚁H(jn棕Q)]+琢0}(13)可见小数分频杂散就是由4π|CnH(jn棕Q)|cos[n棕Qt+兹n+蚁H(jn棕Q)]的各次谐波项对VCO的有用信号进行寄生调制产生的。将上式用三角函数及贝塞尔函数展开，便可求出小数分频相位差φF(t)在偏离中心频率f0±nfQ(fQ=棕Q/2π)产生的杂散大小。对于小数分频锁相环系统的小数杂散问题，通常通过撞-驻调制技术压低小数杂散来降低其影响。撞-驻调制技术是使用撞-驻调制器作为小数分频的控制器，对杂散噪声进行整形，将杂散噪声从低频段推到高频段，进而通过环路滤波器进行滤除，从而有效减少杂散噪声对输出信号的影响，优化锁相环输出信号的杂散抑制指标。如采用多阶撞-驻调制器的结构，将获得更好的杂散噪声整形效果[5-7]。而对整数边界杂散，撞-驻调制技术就显得无能为力了，目前使用较多的解决方法是使用变换参考频率的方法在整数边界杂散较大的特殊频点改变锁相环的鉴相频率从而避开杂散。但这种方法一般需要使用DDS芯片作为可变参考源实现参考频率的变换，这无疑增加了系统复杂度与建设成本，同时也不利于系统的小型化应用。于是，本文提出改变环路带宽的方法对整数边界杂散进行抑制。对于小数分频锁相环系统，较小的环路带宽会降低锁相环输出的相位噪声与杂散，但是会增加锁相时间，减小相位余量[8-9]。因此在设计锁相环环路滤波器时需要综合考虑所有因素，选择一个折中的方案。3设计研究根据技术指标要求，设计一个输出频率为1500~2500MHz，频率步进为250kHz，相位噪声为-90dBc/Hz@10kHz，杂散抑制度小于-65dBc，输出功率为+5dBm的频率源。设计方案电路实现主要由控制芯片、锁相环芯片、环路滤波器、外部参考源构成。控制芯片为Silicon公司的单片机C8051F310，为锁相环系统提供控制指令，正确配置锁相环芯片内部的状态寄存器。锁相环芯片为AD公司生产的ADF4350，其内部集成有作为小数分频控制器的三阶移-驻调制器与基波输出频率范围为2.2GHz至4.4GHz的压控振荡器(VCO)，利用分频电路可输出最低至137.5MHz频率信号[10]。环路滤波器处于鉴相器和VCO之间，对鉴相器输出的电压信号进行滤波处理，滤除其交流噪声成分保留直流成分，转换为压控振荡器的控制电压，进而控制VCO的输出频率。外部参考源产生基准频率作为锁相环芯片的参考信号。根据电路特性的不同，环路滤波器可分为有源和无源两种。相比于无源环路滤波器，有源环路滤波器可以提供较高的控制电压，但环路中运放固有的噪声问题也会不可避免的恶化输出信号的相位噪声，由于本方案中锁相环芯片内置VCO为重叠频段式分段VCO，其所需调谐电压较低，所以设计中环路滤波器采用三阶无源滤波器，如图2所示。图2三阶无源环路滤波器综合考虑，最终确定的环路滤波器为带宽为100kHz、相位裕量为45毅的三阶低通滤波器，图3所示为通过ADIsimPLL仿真得到的锁相环输出频率为1800.25MHz时整体相位噪声图，可明显发现在输出频率的125kHz、500kHz和375kHz处较大杂散。图3相位噪声仿真图针对以上设计，利用频谱仪对频点1800.25MHz的相位噪声和杂散抑制进行测试。图4所示为1800.25MHz频点的相位噪声测试图，其近端相噪分别为-86.36dBc/Hz@1kHz、-92.20dBc/Hz@10kHz，满足期望要求。实际测试的相位噪声与仿真计算出的理论值较为接近。图41800.25MHz频点的相位噪声测试图67电子质量2019年第04期(总第385期)图5所示为1800.25MHz频点的杂散抑制测试图，从图5中可发现其近端杂散抑制仅为-39dBc，不满足期望要求，所以需要对锁相环进行进一步优化，重新设计环路滤波器为带宽25kHz、相位裕量45°。利用频谱仪对频点1800.25MHz的杂散抑制进行测试，测试结果显示其±250kHz处杂散抑制优化19dBc，但±125kHz处杂散抑制特性并没有改善。为改善±125kHz处杂散抑制特性，可进一步减小环路滤波器带宽，但较小的滤波器环路带宽会增加环路锁定时间，对锁相环的锁定不利，容易造成锁相环失锁。所以，不能为了追求锁相环杂散抑制特性一味地减小环路滤波器带宽。图51800.25MHz频点的杂散抑制测试图本文提出基于输出匹配调整的方法，改善±125kHz处杂散抑制特性。良好的匹配可对减小外围电路对锁相环的干扰影响，使锁相环电路工作在最优状态，改善其杂散特性，还可提高锁相环的输出功率。锁相环芯片的输出匹配形式为将一个电感连接到VVCO，串联一个直流旁路电容到50欧姆负载，如图6所示。图6锁相环芯片的输出匹配示意图根据需要抑制的杂散位置，本文对输出匹配的电感电容进行计算更改，从而改善锁相环系统输出匹配的高通滤波特性，将杂散滤除。图7和图8所示分别为调整输出匹配后1800.25MHz频点的相位噪声和杂散抑制测试图，测试结果显示其±125kHz处杂散抑制<-65dBc，得到了极大的改善，其远端杂散抑制为-75dBc，指标满足期望要求。68图7改善后1800.25MHz频点的相位噪声测试图图8改善后1800.25MHz频点的杂散抑制测试图4结论本文基于小数分频锁相环技术，采用内部集成压控振荡器的锁相环芯片，设计了一种应用于遥测遥控装置的低杂散、高频率分辨率的小数分频锁相环频率源方案，并研究了环路带宽和输出匹配对锁相环输出杂散抑制特性的影响。实验测试结果表明，适中的环路带宽和良好的输出匹配可以极大地改善锁相环的杂散抑制，使满足应用要求。此外，该方案还具有低成本、小体积、高集成度、低功耗等优点，适用于对体积功耗要求严格的电子系统，已在低成本商业卫星中成功应用，具有极高的实用价值与设计参考价值。参考文献：[1]张厥盛,郑继禹,万心平.锁相技术[M].西安:西安电子科技大学出版社,2012.[2]李方硕.具有自动频率校准功能的宽带压控振荡器(VCO)芯片设计[D].成都:电子科技大学,2011.[3]程桂仙,肖文君,刘万松.基于小数分频锁相技术的S频段信号源设计[J].贵州师范大学学报(自然科学版),2015,33(2):84-87.[4]ZarkeshvariF,NoelP,KwasniewskiT.PLLbasedFractional-NFrequencySynthesizers[C].FifthInternationalWork-shoponSystem-on-chipforReal-timeApplications,2005:85-91.[5]郁金华,祁育成.小数分频频率综合器研究[J].现代雷达,2009,31(10):86-90.[6]庄卉,黄苏华,袁国春.锁相与频率合成技术[M].北京:气象出版社,1996.[7]高杰.宽带小步进频综的小数分频PLL解决方案[J].电子设计工程,2014,22(13):187-190.[8]闫亚力,杜会文,杜以涛,等.一种多环路宽带微波频率合成器设计[J].国外电子测量技术,2014,33(5):48-51.[9]张杰,马冠一.GNSS接收机锁相环最佳环路带宽的选取[J].电讯技术,2015,55(8):890-894.[10]AnalogDevicesInc.ADF4350Datasheet[Z].2016.上接57页启动网(2)将待测天线放置在GTEM的中后段区域，对数据络分析仪的S21测试功能，待曲线完全稳定后，进行保存，假设任一频点上的S21值为pDUT。置于相(3)将计量过增益的宽带天线替换待测天线，对数据进同位置，再次测试S21值，待曲线完全稳定后，行保存，假设任一频点上的S21值为pStandard。(4)有源天线的增益可由式(6)得出：gaaut=pDUT-pStandard+GainStandard(6)式(6)中，GainStandard为宽带天线在待测频点的增益值。综上所述，通过使用矢量网络分析仪替代信号源+频谱仪，有源天线增益的测试不需要配备功率放大器、场强探头，也不需要实现信号源和频谱仪的同步扫频，易于处理。测试结果简单、直观、参考文献：[1]ETSIEN303354V1.1.1(2017-03).AmplifiersandactiveantennasforTVbroadcastreceptionindomesticpremises;HarmonisedStandardcoveringtheessentialrequirementsofarticle3.2ofDirective2014/53/EU[S].4结论69