(12)发明专利申请
(10)申请公布号(10)申请公布号 CN 104658880 A (43)申请公布日(43)申请公布日 2015.05.27
(21)申请号 201310582750.X(22)申请日 2013.11.19
(71)申请人中芯国际集成电路制造（上海）有限
公司
地址201203 上海市浦东新区张江路18号(72)发明人陈怡骏 游宽结 华宇 侯元琨
张玮(74)专利代理机构北京集佳知识产权代理有限
公司 11227
代理人骆苏华(51)Int.Cl.
H01L 21/02(2006.01)H01L 21/683(2006.01)
权利要求书2页 说明书7页 附图4页
(54)发明名称
晶圆处理方法(57)摘要
一种晶圆处理方法，包括：提供承载基底和待处理基底，待处理基底的第一表面键合于承载基底表面，待处理基底具有位于边缘的标记区，待处理基底标记区内的第一表面具有第一标记沟槽，第一标记沟槽具有到待处理基底中心距离最近的第一侧壁，第一侧壁到待处理基底边界具有第一距离，第一标记沟槽具有到待处理基底边界距离最近的第二侧壁，第二侧壁到待处理基底边界具有第二距离；对待处理基底进行第一修边工艺，使待处理基底的半径减小第三距离，并去除部分第一标记沟槽；在第一修边工艺之后，对待处理基底进行第二修边工艺，去除剩余的第一标记沟槽；在第二修边工艺之后，对待处理基底的第二表面进行减薄。 C N 1 0 4 6 5 8 8 8 0 ACN 104658880 A
权 利 要 求 书
1/2页
1.一种晶圆处理方法，其特征在于，包括：提供承载基底和待处理基底，所述待处理基底的第一表面键合于所述承载基底表面，且所述待处理基底和承载基底的边缘重合，所述待处理基底的边缘具有标记区，所述待处理基底标记区内的第一表面具有第一标记沟槽，所述第一标记沟槽具有到所述待处理基底中心距离最近的第一侧壁，所述第一侧壁到所述待处理基底边界具有第一距离，所述第一标记沟槽具有到所述待处理基底边界距离最近的第二侧壁，所述第二侧壁到所述待处理基底边界具有第二距离；
对所述待处理基底进行第一修边工艺，使所述待处理基底的半径减小第三距离，暴露出部分承载基底，并去除部分第一标记沟槽，所述第三距离小于或等于第一距离、大于或等于第二距离；
在第一修边工艺之后，对所述待处理基底进行第二修边工艺，去除标记区内的部分待处理基底以去除剩余的第一标记沟槽，并形成第三侧壁，且暴露出部分承载基底，所述第三侧壁到承载基底边缘的最大距离大于第一距离；
在第二修边工艺之后，对所述待处理基底的第二表面进行减薄，所述第二表面与第一表面相对。
2.如权利要求1所述晶圆处理方法，其特征在于，键合所述承载基底和待处理基底的工艺包括：将所述待处理基底的第一表面压合于所述承载基底表面，所述待处理基底第一表面的第一标记沟槽与承载基底构成空腔；进行热退火工艺，使所述待处理基底的第一表面熔接于所述承载基底表面，且所述空腔的体积增大。
3.如权利要求2所述晶圆处理方法，其特征在于，所述承载基底具有第一表面，所述待处理基底键合于所述承载基底的第一表面，所述承载基底的第一表面具有第二标记沟槽，所述第二标记沟槽在承载基底内的位置、与第一标记沟槽在待处理基底内的位置相同，所述第一标记沟槽与第二标记沟槽构成空腔。
4.如权利要求3所述晶圆处理方法，其特征在于，所述第二标记沟槽底部到第一标记沟槽底部的距离为4.5微米～5.5微米。
5.如权利要求1所述晶圆处理方法，其特征在于，所述第二修边工艺为：沿贯穿所述待处理基底的直线对所述待处理基底进行切割，直至暴露出承载基底为止，而切割形成的侧壁为第三侧壁。
6.如权利要求1所述晶圆处理方法，其特征在于，所述第二修边工艺为：沿贯穿所述待处理基底的曲线对所述待处理基底进行切割，所述曲线包括弧线、折线，直至暴露出承载基底为止，而切割形成的侧壁为第三侧壁。
7.如权利要求1所述晶圆处理方法，其特征在于，所述第一距离为3.6毫米～4毫米，所述第一侧壁到第二侧壁之间的距离为1.6毫米～2毫米，所述第三距离为2.98毫米～3.02毫米，所述第三侧壁到承载基底边缘的最大距离为3.8毫米～4毫米。
8.如权利要求1所述晶圆处理方法，其特征在于，所述第一修边工艺还去除部分承载基底，使暴露出的承载基底表面低于所述承载基底与待处理基底接触的表面；所述第二修边工艺还去除部分承载基底，使暴露出的承载基底表面低于所述承载基底与待处理基底接触的表面。
9.如权利要求1所述晶圆处理方法，其特征在于，在所述减薄工艺之后，所述待处理基
2
CN 104658880 A
权 利 要 求 书
2/2页
底的厚度为6微米～8微米。
10.如权利要求1所述晶圆处理方法，其特征在于，所述待处理基底的第一表面形成有半导体器件。
3
CN 104658880 A
说 明 书晶圆处理方法
1/7页
技术领域
[0001]
本发明涉及半导体制造技术领域，尤其涉及一种晶圆处理方法。
背景技术
在半导体制程中，能够将表面已形成有半导体器件的晶圆（Wafer）切割为多个芯
片，之后再对各个芯片进行封装，以形成所需的集成电路或芯片器件。以晶圆级芯片尺寸封装（Wafer Level Chip Size Packaging，WLCSP）技术为例，对晶圆进行封装测试后再切割得到单个成品芯片，封装后的芯片尺寸与裸片完全一致。经晶圆级芯片尺寸封装技术封装后的芯片尺寸能够达到高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增加而显著降低。
[0003] 由于在晶圆的形成过程中，由于刚切下来的晶片外边缘很锋利，尤其是硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，会对晶圆进行圆边（Edge Profiling）工艺，以对晶圆的边缘的形状和外径尺寸修整，使得晶圆的边缘呈圆角部分，不适宜形成半导体结构。[0004] 请参考图1，图1是晶圆的俯视结构示意图，包括：器件区13、以及包围所述器件区13的边缘区14。所述器件区13包括若干呈整列排列的芯片11、以及位于芯片11之间的切割道12；其中，芯片11表面或内部均形成有半导体结构，以实现一定的芯片功能，所述切割道12既是对晶圆进行切割的区域。所述边缘区14即进行过圆边工艺的区域，由于所述边缘区14不适宜形成半导体结构，因此在对所述晶圆进行切割以形成若干芯片之前，需要对所述晶圆进行修边（Trimming），去除所述边缘区14，以便剩下器件区13进行切割和封装。[0005] 然而，现有的修边工艺会对晶圆产生损伤，甚至破坏器件区已形成的半导体结构，使得芯片制造的成平率下降，成本提高。
[0002]
发明内容
[0006] 本发明解决的问题是提供一种晶圆处理方法，减少修边工艺对晶圆的破坏，提高晶圆芯片区域的利用率。[0007] 为解决上述问题，本发明提供一种晶圆处理方法，包括：提供承载基底和待处理基底，所述待处理基底的第一表面键合于所述承载基底表面，且所述待处理基底和承载基底的边缘重合，所述待处理基底的边缘具有标记区，所述待处理基底标记区内的第一表面具有第一标记沟槽，所述第一标记沟槽具有到所述待处理基底中心距离最近的第一侧壁，所述第一侧壁到所述待处理基底边界具有第一距离，所述第一标记沟槽具有到所述待处理基底边界距离最近的第二侧壁，所述第二侧壁到所述待处理基底边界具有第二距离；对所述待处理基底进行第一修边工艺，使所述待处理基底的半径减小第三距离，暴露出部分承载基底，并去除部分第一标记沟槽，所述第三距离小于或等于第一距离、大于或等于第二距离；在第一修边工艺之后，对所述待处理基底进行第二修边工艺，去除标记区内的部分待处理基底以去除剩余的第一标记沟槽，并形成第三侧壁，且暴露出部分承载基底，所述第三侧
4
CN 104658880 A
说 明 书
2/7页
壁到承载基底边缘的最大距离大于第一距离；在第二修边工艺之后，对所述待处理基底的第二表面进行减薄，所述第二表面与第一表面相对。[0008] 可选的，键合所述承载基底和待处理基底的工艺包括：将所述待处理基底的第一表面压合于所述承载基底表面，所述待处理基底第一表面的第一标记沟槽与承载基底构成空腔；进行热退火工艺，使所述待处理基底的第一表面熔接于所述承载基底表面，且所述空腔的体积增大。[0009] 可选的，所述承载基底具有第一表面，所述待处理基底键合于所述承载基底的第一表面，所述承载基底的第一表面具有第二标记沟槽，所述第二标记沟槽在承载基底内的位置、与第一标记沟槽在待处理基底内的位置相同，所述第一标记沟槽与第二标记沟槽构成空腔。
[0010] 可选的，所述第二标记沟槽底部到第一标记沟槽底部的距离为4.5微米～5.5微米。
[0011] 可选的，所述第二修边工艺为：沿贯穿所述待处理基底的直线对所述待处理基底进行切割，直至暴露出承载基底为止，而切割形成的侧壁为第三侧壁。[0012] 可选的，所述第二修边工艺为：沿贯穿所述待处理基底的曲线对所述待处理基底进行切割，所述曲线包括弧线、折线，直至暴露出承载基底为止，而切割形成的侧壁为第三侧壁。
[0013] 可选的，所述第一距离为3.6毫米～4毫米，所述第一侧壁到第二侧壁之间的距离为1.6毫米～2毫米，所述第三距离为2.98毫米～3.02毫米，所述第三侧壁到承载基底边缘的最大距离为3.8毫米～4毫米。[0014] 可选的，所述第一修边工艺还去除部分承载基底，使暴露出的承载基底表面低于所述承载基底与待处理基底接触的表面；所述第二修边工艺还去除部分承载基底，使暴露出的承载基底表面低于所述承载基底与待处理基底接触的表面。[0015] 可选的，在所述减薄工艺之后，所述待处理基底的厚度为6微米～8微米。[0016] 可选的，所述待处理基底的第一表面形成有半导体器件。[0017] 与现有技术相比，本发明的技术方案具有以下优点：[0018] 本发明中，在第一修边工艺以使所述待处理基底的半径减小第三距离之后，暴露出部分由第一标记沟槽与承载基底沟槽的空腔；再以第二修边工艺去除标记区内的部分待处理基底，使所形成的第三侧壁到基底中心的距离小于所述第一侧壁到基底中心的距离，以此能够去除标记区内剩余的空腔，而标记区以外的部分待处理基底不会减少。因此，能够避免在后续的减薄工艺中，使空腔周围的待处理基底发生剥离的问题；同时，能够保证所述待处理基底表面具有足够的用于形成器件的区域，使待处理基底的利用率提高，从降低生产成本、提高生产效率。附图说明
[0019] 图1是晶圆的俯视结构示意图；
[0020] 图2至图4是对晶圆进行修边的过程的剖面结构示意图；
[0021] 图5至图11是本发明实施例的晶圆处理过程的剖面结构示意图。
5
CN 104658880 A
说 明 书
3/7页
具体实施方式
[0022] 如背景技术所述，现有的修边工艺会对晶圆产生损伤，甚至破坏器件区已形成的半导体结构，使得芯片制造的成平率下降，成本提高。[0023] 经过研究发现，在修边工艺中，形成于晶圆表面的标记沟槽会引起晶圆的碎裂，进而破坏晶圆的器件区，使晶圆器件区的利用率下降。具体的，如图2至图4所示，是对晶圆进行修边的过程的剖面结构示意图。[0025] 请参考图2，将待处理基底100的第一表面110键合于所述承载基底101表面，所述待处理基底100靠近边缘位置的第一表面110具有第一标记沟槽，所述承载基底101靠近边缘位置的表面具有第二标记沟槽，所述第二标记沟槽在承载基底101内的位置和形状、与第一标记沟槽在待处理基底100内的位置和形状相同，所述第一标记沟槽与第二标记沟槽相对设置并成空腔104。[0026] 其中，所述键合工艺包括：将待处理基底100和承载基底101进行压合；在压合工艺之后，进行热退火，使待处理基底100和承载基底101之间发生熔接。由于所述第一标记沟槽与第二标记沟槽相对设置并成空腔104，在所述热退火工艺中，所述空腔104内的空气会发生膨胀，从而扩大所述空腔104的体积，而且所述空腔104的周围的待处理基底100的晶格会发生重排布，使得空腔104周围的部分待处理基底100强度减弱。[0027] 请参考图3，对所述待处理基底100进行修边，使所述待处理基底100的半径减小第一距离，并暴露出部分承载基底101。[0028] 其中，所述第一距离一定，以保证在去除待处理基底100的边缘区之后，能够保留器件区。所述第一标记沟槽和第二标记沟槽的位置也一定，即第一标记沟槽靠近待处理基底100中心的内侧壁到待处理基底100边缘的第二距离一定，以便配合相应的定位设备使待处理基底100和承载基底101压合在一起时不发生偏差。而且，所述第二距离大于第一距离，因此在修边工艺之后，暴露出部分空腔104，使得第一标记沟槽底部的部分待处理基底100悬空于承载基底101表面。[0029] 请参考图4，在所述修边工艺之后，对所述待处理基底100的第二表面进行减薄，所述第二表面与第一表面相对。
[0030] 所述减薄工艺能够减小待处理基底100的厚度，以便缩小切割后的芯片尺寸。然而，由于在修边工艺之后，位于第一标记沟槽底部的部分待处理基底100悬空与承载基底101表面，而且，在前序的热退火工艺中使得空腔104（如图3所示）周围的部分待处理基底100强度减弱，因此，在所述减薄工艺中，容易使悬空于承载基底101表面的部分待处理基底100发生剥落（Peeling），从而破坏待处理基底100的器件区，造成器件区的利用率下降，使生产成本提高。
[0024]
一种解决上述问题的方法是，增加修边工艺减小待处理基底半径的距离，例如使
待处理基底的半径缩小6毫米，直至完全去除所述空腔为止。然而，此种方法会导致待处理晶圆用于制造器件的可用区域减小，依旧不利于提高生产效率和降低成本。[0032] 为了解决上述问题，本发明提出一种晶圆处理方法，包括：提供承载基底和待处理基底，所述待处理基底的第一表面键合于所述承载基底表面，且所述待处理基底和承载基底的边缘重合，所述待处理基底的边缘具有标记区，所述待处理基底标记区内的第一表面具有第一标记沟槽，所述第一标记沟槽具有到所述待处理基底中心距离最近的第一侧壁，
[0031]
6
CN 104658880 A
说 明 书
4/7页
所述第一侧壁到所述待处理基底边界具有第一距离，所述第一标记沟槽具有到所述待处理基底边界距离最近的第二侧壁，所述第二侧壁到所述待处理基底边界具有第二距离；对所述待处理基底进行第一修边工艺，使所述待处理基底的半径减小第三距离，暴露出部分承载基底，并去除部分第一标记沟槽，所述第三距离小于或等于第一距离、大于或等于第二距离；在第一修边工艺之后，对所述待处理基底进行第二修边工艺，去除标记区内的部分待处理基底以去除剩余的第一标记沟槽，并形成第三侧壁，且暴露出部分承载基底，所述第三侧壁到承载基底边缘的最大距离大于第一距离；在第二修边工艺之后，对所述待处理基底的第二表面进行减薄，所述第二表面与第一表面相对。[0033] 其中，在第一修边工艺以使所述待处理基底的半径减小第三距离之后，暴露出部分由第一标记沟槽与承载基底沟槽的空腔；再以第二修边工艺去除标记区内的部分待处理基底，使所形成的第三侧壁到基底中心的距离小于所述第一侧壁到基底中心的距离，以此能够去除标记区内剩余的空腔，而标记区以外的部分待处理基底不会减少。因此，能够避免在后续的减薄工艺中，使空腔周围的待处理基底发生剥离的问题；同时，能够保证所述待处理基底表面具有足够的用于形成器件的区域，使待处理基底的利用率提高，从降低生产成本、提高生产效率。
[0034] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0035] 图5至图11是本发明实施例的晶圆处理过程的剖面结构示意图。[0036] 请参考图5，提供承载基底200和待处理基底201，所述待处理基底201的第一表面压键合于所述承载基底200表面，且所述待处理基底201和承载基底200的边缘重合，所述待处理基底201的边缘具有标记区，所述待处理基底201标记区内的第一表面具有第一标记沟槽202，所述第一标记沟槽202具有到所述待处理基底201中心距离最近的第一侧壁，所述第一侧壁到所述待处理基底201边界具有第一距离I，所述第一标记沟槽202具有到所述待处理基底201边界距离最近的第二侧壁，所述第二侧壁到所述待处理基底201边界具有第二距离II。
[0037] 所述承载基底200或待处理基底201为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底或玻璃衬底或III-V族化合物衬底（例如氮化镓衬底或砷化镓衬底等）。
[0038] 其中，所述待处理基底201的内部或第一表面形成有构成电路或器件的半导体结构，包括：器件结构、电连接所述器件结构的电互连结构、以及电隔离所述器件结构和电互连结构的绝缘层。本实施例中，所述器件结构包括背照式（BSI，Backside Illumination）图像传感器，所述背照式图像传感器形成于待处理基底201的第一表面。在形成所述背照式图像传感器的过程中，于所述待处理基底201的第一表面形成感光器件（例如光电PN结）之后，需要对所述待处理基底201的第二表面进行减薄，使得自所述待处理基底201的第二表面入射的光线足以激发所述感光器件。然而，由于所述待处理基底201需要被减薄至较小厚度，例如减薄至5微米～10微米，使得所述待处理基底201容易在减薄过程中发生断裂，因此，在对所述待处理基底201进行减薄之前，需要使所述待处理基底201与承载基底200相键合，以增强所述待处理基底201的机械强度，保证了所述待处理基底201在减薄过程中的稳定性。
7
CN 104658880 A[0039]
说 明 书
5/7页
本实施例中，所述承载基底200具有第一表面，所述待处理基底201键合于所述承
载基底200的第一表面，所述承载基底200的第一表面具有第二标记沟槽204，所述第二标记沟槽204在承载基底200内的位置、与第一标记沟槽202在待处理基底201内的位置相同，所述第一标记沟槽202与第二标记沟槽204构成空腔205。[0040] 所述承载基底200用于支撑所述待处理基底201，以便继续进行后续对所述待处理基底201第二表面的工艺。本实施例中，所述承载基底200的第一表面与待处理基底201的第一表面相接触，而所述承载基底200的第一表面也能够形成用于构成电路或器件的半导体结构，从而使得承载基底200和待处理基底201内的电路和器件进行集成。此外，当后续对所述待处理基底的第二表面进行减薄之后，还能够在所述承载基底200的第二表面形成半导体结构，从而实现芯片的三维集成。
[0041] 由于所述承载基底200用于在减薄待处理基底201的过程中进行支撑，因此需要使所述承载基底200与待处理基底201进行键合以固定。本实施例中，所述承载基底200的第一表面具有介质层，所述待处理基底201的第一表面具有介质层，通过键合工艺能够使所述介质层固定在一起。[0042] 具体地，请参考图10和图11，图10和图11是图5中区域B的局部放大图，键合所述承载基底200和待处理基底201的工艺包括：将所述待处理基底201的第一表面压合于所述承载基底200表面，所述待处理基底201第一表面的第一标记沟槽202与承载基底200构成空腔205，如图10所示；进行热退火工艺，使所述待处理基底201的第一表面熔接于所述承载基底200表面，且所述空腔205的体积增大，如图11所示。[0043] 其中，所述压合工艺为通过对承载基底200和待处理基底201的第二表面分别施加相向的压力而实现，而实现所述压合工艺的方式包括真空压合。由于所述承载基底200与待处理基底201的大小相同，在所述压合工艺中，通过定位设备的定位，能够使所述承载基底200与待处理基底201的边缘完全重合。
[0044] 所述第一标记沟槽202或第二标记沟槽204顶部的图形为用于标记待处理基底201或承载基底200的数字或字母，而且，所述第一标记沟槽202或第二标记沟槽204作为定位设备的对准标记，因此所述第二标记沟槽204相对于承载基底200的位置需要与第一标记沟槽202相对于待处理基底201的位置相同。[0045] 其次，在完成压合工艺之后，通过热退火工艺能够使承载基底200和待处理基底201第一表面的介质层发生熔接，以实现将承载基底200和待处理基底201固定的目的。然而，由于所述第一标记沟槽202和第二标记沟槽204构成空腔205，在所述热退火工艺中，所述空腔205内的空气发生膨胀而引起空腔205的体积变大，同时造成空腔205周围的材料机械强度变弱，容易发生剥落。[0046] 在本实施例中，在经过键和工艺之后，所述第一距离I为3.6毫米～4毫米，所述第一侧壁到第二侧壁之间的距离为1.6毫米～2毫米，即所述第二距离II为1毫米～2毫米，所述第一距离I和第二距离II定义了第一标记沟槽202或第二标记沟槽204的位置。其次，所述第二标记沟槽204底部到第一标记沟槽202底部的距离为4.5微米～5.5微米，即所述空腔205的尺寸。
[0047] 由于在晶圆制造时需要进行圆边工艺，因此所述承载基底200和待处理基底201的边缘呈圆角，使得所述能够用于形成半导体结构的有效区域到承载基底200或待处理基
8
CN 104658880 A
说 明 书
6/7页
底201的边缘具有一定距离，而且，在进行后续的减薄和切割工艺之前，需要通过修边工艺去除所述圆角。
[0048] 请参考图6，对所述待处理基底201进行第一修边工艺，使所述待处理基底201的半径减小第三距离III，暴露出部分承载基底200，并去除部分第一标记沟槽202，所述第三距离III小于或等于第一距离I（如图5所示）、大于或等于第二距离II。[0049] 所述第一修边工艺用于去除待处理基底201边缘的圆角，为了能够完全去除待处理基底201边缘的圆角，所述第一修边工艺还相应去除部分承载基底200，使得暴露出的承载基底200表面低于承载基底200与待处理基底201接触的表面。[0050] 为了使待处理基底201保留足够空间用以形成半导体结构，所述第一修边工艺不易去除过多待处理基底201的边界，以恰好能去除圆角为宜。在本实施例中，所述第三距离III为2.98毫米～3.02毫米，即所述第一修边工艺去除边界的厚度为2.98毫米～3.02毫米；当所述第三距离III为2.98毫米～3.02毫米时，能够恰好去除待处理基底201边缘的圆角，又能够保留更大的可用空间。[0051] 然而，由于所述第一距离I为3.6毫米～4毫米，所述第二距离II为1毫米～2毫米，而所述第一距离I和第二距离II定义了第一标记沟槽202或第二标记沟槽204的位置，即所述空腔205的位置，当所述第三距离III为2.98毫米～3.02毫米时，所述第三距离III大于第二距离II小于第一距离I，使得在经过所述第一修边工艺之后，部分空腔被去除，并暴露出剩余的部分空腔205。在经过所述第一修边工艺之后，所述第一沟槽202（如图5所示）底部的部分待处理基底201被保留并悬空与承载基底200表面。由于前序键合工艺中的热退火过程会使所述空腔205周围的材料机械强度减弱，易于使后续的减薄工艺造成悬空于承载基底200表面的部分待处理基底201发生剥离，进而损伤待处理基底201的可用区域。因此，后续在继续减薄工艺之前，需要通过第二修边工艺去除部分具有剩余空腔205的待处理基底201。[0053] 请参考图7和图8，图8是图7的俯视图，图7是图8沿AA’方向的平面结构示意图，在第一修边工艺之后，对所述待处理基底201进行第二修边工艺，去除标记区内的部分待处理基底201以去除剩余的第一标记沟槽202（如图6所示），并形成第三侧壁，且暴露出部分承载基底200，所述第三侧壁到承载基底200边缘的最大距离大于第一距离I（如图5所示）。
[0054] 所述第二修边工艺用于去除具有剩余空腔205（如图6所示）的部分待处理基底201。为了保证所述第二修边工艺不会去除过多的待处理基底201，从而保证不会减少过多待处理基底201的有效区域，所述第三侧壁到承载基底200边缘的最大距离3.8毫米～4毫米，即所述第三侧壁到进行第一修边工艺之前的待处理基底201（如图5所示）边界的最大距离为3.8毫米～4毫米。[0055] 本实施例中，所述第二修边工艺为：沿贯穿所述待处理基底201的直线对所述待处理基底201进行切割，直至暴露出承载基底200为止，而切割形成的侧壁为第三侧壁。所述贯穿待处理基底201的直线即所述待处理基底的一条弦，而剩余的空腔205位于所述弦和所述弦对应的短弧所包围的区域。较佳的，所述弦与第一侧墙平行，以保证所形成的第三侧壁到承载基底200边缘距离较小。而且，所述弦的中点到承载基底200边缘的距离即所形成的第三侧壁到承载基底200边缘的最大距离。此外，由于沿直线进行切割，使得所述第
[0052]
9
CN 104658880 A
说 明 书
7/7页
二修边工艺易于操作，且切割的尺寸精确。[0056] 在其他实施例中，所述第二修边工艺还能够为：沿贯穿所述待处理基底201的曲线对所述待处理基底201进行切割，所述曲线包括弧线或折线，不应过于限定，以能够恰好去除剩余的空腔205为准。[0057] 需要说明的是，为了完全去标记区内的部分待处理基底201，所述第二修边工艺还能够去除部分承载基底200，使暴露出的承载基底200表面低于所述承载基底200与待处理基底201接触的表面，以避免在承载基底200表面残留待处理基底201。[0058] 请参考图9，在第二修边工艺之后，对所述待处理基底201的第二表面进行减薄，所述第二表面与第一表面相对。[0059] 在本实施例中，所述减薄工艺为化学机械抛光工艺；此外，所述减薄工艺还能够为其他抛光工艺。在经过所述减薄工艺之后，所述待处理基底201的厚度减少至6微米～8微米。在本实施例中，所述待处理基底的第一表面形成有感光器件，当所述待处理基底201减薄至6微米～8微米时，自待处理基底201的第二表面入社的光线足以激发所述感光器件，以驱动背照式图像传感器工作。
[0060] 由于经过所述第二修边工艺之后，在第一修边工艺之后剩余的部分空腔205被去除，因此在所述减薄工艺过程中，不会使所述待处理基底201发生剥落问题，使得形成于待处理基底201的半导体结构不会受到损伤，则所述待处理基底201的有效面积增大，提高了生产效率、降低了生产成本。[0061] 在本实施例中，在第一修边工艺以使所述待处理基底的半径减小第三距离之后，暴露出部分由第一标记沟槽与承载基底沟槽的空腔；再以第二修边工艺去除标记区内的部分待处理基底，使所形成的第三侧壁到基底中心的距离小于所述第一侧壁到基底中心的距离，以此能够去除标记区内剩余的空腔，而标记区以外的部分待处理基底不会减少。因此，能够避免在后续的减薄工艺中，使空腔周围的待处理基底发生剥离的问题；同时，能够保证所述待处理基底表面具有足够的用于形成器件的区域，使待处理基底的利用率提高，从降低生产成本、提高生产效率。[0062] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
10
CN 104658880 A
说 明 书 附 图
1/4页
图1
图2
图3
11
CN 104658880 A
说 明 书 附 图
2/4页
图4
图5
图6
12
CN 104658880 A
说 明 书 附 图
3/4页
图7
图8
图9
图10
13
CN 104658880 A
说 明 书 附 图
4/4页
图11
14
因篇幅问题不能全部显示，请点此查看更多更全内容